인텔, EMIB·포베로스 패키징 로드맵 공개

테크 · 2026-10-14 · Tom's Hardware

인텔이 첨단 패키징 기술인 EMIB와 포베로스의 진화 방향을 제시했다. 두 기술은 고성능 클라이언트용과 데이터센터용 CPU 대부분에 적용되며 멀티칩릿 설계의 핵심 기반으로 자리 잡았다. 인텔은 배선 미세화와 전력 공급 개선, 유리 기판 도입을 통해 더 큰 시스템인패키지로 나아간다는 계획이다.

인텔이 첨단 패키징 기술인 EMIB(임베디드 멀티다이 인터커넥트 브리지)와 포베로스(Foveros)의 향후 로드맵을 내놨다. 두 기술은 인텔의 고성능 클라이언트용과 데이터센터용 중앙처리장치(CPU) 대부분에 적용되며, 여러 칩릿을 하나로 묶는 핵심 기반으로 자리 잡았다. 인텔은 초기 미세공정 전환에서 어려움을 겪은 뒤, 멀티칩릿 전략을 성능과 기능을 비용 효율적으로 개선하는 수단으로 삼겠다고 밝힌 바 있다.

EMIB의 기본 원리는 도입 이후 크게 바뀌지 않았다. 값비싼 실리콘 인터포저를 쓰는 대신, 고밀도 연결이 필요한 곳에만 유기 기판 안에 작은 실리콘 브리지를 심는 방식이다. 인텔은 브리지의 범프 간격을 계속 좁혀 같은 면적에 더 많은 연결을 담아내고 있으며, 브리지 자체에 기능도 더하고 있다. EMIB-M은 브리지에 금속-절연체-금속(MIM) 커패시터를 넣어 전력 공급을 안정화하고, EMIB-T는 실리콘관통전극(TSV)을 추가해 전력이 브리지를 수직으로 통과하도록 한다.

패키지 크기도 꾸준히 커지고 있다. 인텔은 더 미세해진 배선과 늘어난 브리지 수를 바탕으로 레티클 크기의 여러 배에 달하는 대형 시스템인패키지(SiP)를 만들어 왔고, 앞으로는 고대역폭메모리(HBM) 스택을 훨씬 많이 쌓는 구조를 목표로 한다. 유기 소재 대신 유리 기판을 도입하는 방안도 추진된다. 유리는 뒤틀림이 적어 패키지가 커질수록 유리하다.

최종 목표는 EMIB와 포베로스 다이렉트 3차원 적층을 함께 써서 레티클 여러 장을 합친 크기의 시스템인패키지를 구현하는 것이다. EMIB-T는 양산 일정에 들어섰으며, 두 기술은 앞으로 별개 기술이 아니라 서로를 보완하는 기반 기술로 쓰일 전망이다.